

(11)Publication number:

2000-221929

(43)Date of publication of application: 11.08.2000

(51)Int.Cl. G09G 3/20 G09G 3/36

(21)Application number: 11-023383 (71)Applicant: SONY CORP

(22)Date of filing: 01.02.1999 (72)Inventor: NAKAJIMA YOSHIHARU


MAEKAWA TOSHIICHI

(54) SAMPLING LATCH CIRCUIT, AND LIQUID CRYSTAL DISPLAY DEVICE MOUNTING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a sampling latch circuit capable of being applied in a device having a large threshold Vth such as TFT, and capable of fulfilling simultaneously both miniaturization of the area and reduction of the power consumption, and liquid crystal display device mounting the sampling latch circuit.

SOLUTION: A CMOS latch cell 10 having a comparator formation is used as a basic formation, and switches 15, 16 are connected between two input parts of the CMOS latch cell 10 (each input terminal of CMOS inverters 11, 12) and two input signal sources (two circuit input terminals 13, 14 where input signals in1, in2 are inputted), and a switch 18 is connected to the power supply side of the CMOS latch cell 10, and a supplemental switching control between the switches 15, 16 and the switch 18 is executed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-221929

(P2000-221929A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
G09G	3/20	6 2 3	G 0 9 G	3/20	623G	5 C O O 6
		611			6 1 1 A	5 C O 8 O
		621			6 2 1 M	
	3/36			3/36		

審査請求 未請求 請求項の数14 OL (全 10 頁)


(21)出願番号	特願平11-23383	(71)出顧人	000002185		
			ソニー株式会社		
(22)出顯日	平成11年2月1日(1999.2.1)		東京都品川区北品川6丁目7番35号		
		(72)発明者	仲島 義晴		
			東京都品川区北品川6丁目7番35号 ソニ		
			一株式会社内		
		(72)発明者	前川 敏一		
			東京都品川区北品川6丁目7番35号 ソニ		
			一株式会社内		
		(74)代理人	100086298		
			弁理士 船橋 國則		
			最終頁に続く		

(54) 【発明の名称】 サンプリングラッチ回路およびこれを搭載した液晶表示装置

(57)【要約】

【課題】 CMOSラッチセルを基本構成とするサンプリングラッチ回路において、関値Vthが大きいデバイスを用いた場合、CMOSラッチセルを構成する各トランジスタをオンさせるために十分な振幅の信号を入力する必要がある。

【解決手段】 比較器構成のCMOSラッチセル10を基本構成とし、CのCMOSラッチセル10の2つの入力部(CMOSインパータ11,12の各入力端)と2つの入力信号源(入力信号in1,in2が入力される2つの回路入力端子13,14)との間にスイッチ15,16を接続するとともに、CMOSラッチセル10の電源側にもスイッチ18を接続し、スイッチ15,16とスイッチ18とを相補的にスイッチング制御するようにする。



【特許請求の範囲】

接続された第2のスイッチと、

【請求項1】 比較器構成のCMOSラッチセルを基本

1

前記CMOSラッチセルの2つの入力部と2つの入力信 号源との間にそれぞれ接続された第1のスイッチと、 前記CMOSラッチセルの電源側と電源ラインとの間に

前記第1のスイッチと前記第2のスイッチとを相補的に スイッチング制御する制御手段とを備えたことを特徴と するサンプリングラッチ回路。

【請求項2】 前記第1, 第2のスイッチがトランジス タによって実現されていることを特徴とする請求項1記 戯のサンブリングラッチ回路。

【請求項3】 請求項1記載のサンプリングラッチ回路 が複数個配置されており、この複数個のサンプリングラ ッチ回路に対して前記第2のスイッチが共用されている ことを特徴とするサンプリングラッチ回路。

【請求項4】 前記CMOSラッチ回路の出力信号を導 出する出力回路の電源側と電源ラインとの間にも、前記 のスイッチを有することを特徴とする請求項1記載のサ ンプリングラッチ回路。

【請求項5】 前記第2のスイッチを前記第3のスイッ チに兼用したことを特徴とする請求項4記載のサンプリ ングラッチ回路。

【請求項6】 請求項5記載のサンプリングラッチ回路 が複数個配置されており、この複数個のサンプリングラ ッチ回路に対して前記第2のスイッチが共用されている ことを特徴とするサンプリングラッチ回路。

【請求項7】 ガラス基板上に形成された薄膜トランジ 30 スタを用いて作成されていることを特徴とする請求項1 記載のサンプリングラッチ回路。

【請求項8】 シリコン基板上に形成された薄膜トラン ジスタを用いて作成されていることを特徴とする請求項 1 記載のサンプリングラッチ回路。

【請求項9】 走査系を含む駆動回路を画素部と同一基 板上に一体形成してなる液晶表示装置であって、

前記走査系を、比較器構成のCMOSラッチセルを基本 構成とし、前記CMOSラッチセルの2つの入力部と2 つの入力信号源との間にそれぞれ接続された第1のスイ ッチと、前記CMOSラッチセルの電源側と電源ライン との間に接続された第2のスイッチと、前記第1のスイ ッチと前記第2のスイッチとを相補的にスイッチング制 御する制御手段とを備えたサンプリングラッチ回路を用 いて構成したことを特徴とする液晶表示装置。

【請求項10】 前記第1,第2のスイッチがトランジ スタによって実現されていることを特徴とする請求項9 記載の液晶表示装置。

【請求項11】 前記サンプリングラッチ回路がデジタ ルデータのビット数に対応して複数個配置されており、

との複数個のサンプリングラッチ回路に対して前記第2 のスイッチが共用されていることを特徴とする請求項9 記載の液晶表示装置。

【請求項12】 前記CMOSラッチ回路の出力信号を 導出する出力回路の電源側と電源ラインとの間にも、前 記第2のスイッチと同期してスイッチング制御される第 3のスイッチを有することを特徴とする請求項9記載の 液晶表示装置。

【請求項13】 前記第2のスイッチを前記第3のスイ 10 ッチに兼用したことを特徴とする請求項12記載の液晶 表示装置。

【請求項14】 前記サンプリングラッチ回路がデジタ ルデータのビット数に対応して複数個配置されており、 この複数個のサンプリングラッチ回路に対して前記第2 のスイッチが共用されていることを特徴とする請求項1 3記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、サンプリングラッ 第2のスイッチと同期してスイッチング制御される第3 20 チ回路およびこれを搭載した液晶表示装置に関し、特に CMOSラッチセルを基本構成とし、レベルシフト機能 を持つサンプリングラッチ回路およびこのサンプリング ラッチ回路を走査系の構成回路の一つとして搭載したい わゆる駆動回路一体型液晶表示装置に関する。

[0002]

【従来の技術】CMOSで構成されるレベルシフト機能 を持つサンプリングラッチ回路の従来例を図10に示 す。この従来例に係るサンプリングラッチ回路は、入力 信号in1をゲート入力とし、ソースがグランドに接続 されたNチャネルMOS(以下、単にNMOSと記す) トランジスタQn101と、入力信号in2をゲート入 力とし、ソースがグランドに接続されたNMOSトラン ジスタQn102と、NMOSトランジスタQn101 のドレインと電源VDDとの間に接続され、ゲートがN MOSトランジスタQnlO2のドレインに接続された PチャネルMOS (以下、単にPMOSと記す) トラン ジスタQp101と、NMOSトランジスタQn102 のドレインと電源VDDとの間に接続され、ゲートがN MOSトランジスタQn101のドレインに接続された 40 PMOSトランジスタQpl02とを有する比較器構成 のCMOSラッチセル101を基本構成としている。

【0003】このCMOSラッチセル101におけるN MOSトランジスタQnl02, Qnl0lの各ドレイ ン出力は、インバータ102、103およびサンプリン グスイッチ104, 105を経てラッチ回路106でラ ッチされる。そして、とのラッチ回路106の一方のラ ッチ出力は、インバータ107で反転されて出力信号o u t として導出され、他方のラッチ出力は、インパータ 108で反転されて出力信号outの反転信号xout 50 として導出される。

【0004】上記構成の従来例に係るサンプリングラッ チ回路において、inlとして例えば3Vの低電圧振幅 の信号が入力され、in2として入力信号inlの反転 信号が入力されるものとする。との3 Vの低電圧振幅の 入力信号in1, in2は、CMOSラッチセル101 で一旦回路の電源電圧VDDまで昇圧され、その後イン バータ102、103を経てサンプリングスイッチ10 4. 105でサンプリングパルスSPによってサンプリ ングされ、ラッチ回路106に格納される。そして、イ ンバータ107,108で反転されて出力信号out, xoutとして導出されることになる。

[0005]

【発明が解決しようとする課題】しなしながら、上述し た従来例に係るサンプリングラッチ回路では、回路を構 成する素子数が多いため小面積化が困難であり、またT FT (thin film transistor; 薄膜トランジスタ) のよ うな閾値Vthが大きいデバイスを用いて回路を構成し た場合に、その閾値Vthに対して入力信号in1,1 n2の電圧振幅が小さすぎて、各トランジスタを確実に オンさせることができないため、サンプリング動作が不 20 能となる懸念がある。

【0006】これに対して、デバイスの閾値Vthが高 くとも動作しやすいようにした従来例を図11に示す。 この他の従来例に係るサンプリングラッチ回路は、キャ パシタにより信号の直流レベルをシフトさせる構成を採 っている。すなわち、信号inlを入力とするスイッチ 201と、信号in2を入力とするスイッチ202の各 出力端が共通に接続され、その共通接続点にスイッチト キャパシタ203の一端が接続されている。このキャパ シタ203の他端には、スイッチ204,205の各一 30 端およびインバータ205の入力端が接続されている。

【0007】スイッチ205の他端にはインバータ20 7の出力端が接続されている。そして、スイッチ204 の他端、インバータ206の出力端およびインバータ2 07の入力端が共通に接続され、その共通接続点にイン バータ208の入力端が接続され、このインバータ20 8の出力端から出力信号 ou t が導出されるようになっ ている。

【0008】上記構成の他の従来例に係るサンプリング ラッチ回路では、スイッチトキャパシタ203が比較器 40 として用いられており、その回路動作は次のようにな る。先ず、イコライジングパルスEqに応答してスイッ チ202,204をオンすることによって回路のリセッ トが行われ、しかる後サンプリングパルスSPに応答し てスイッチ201がオンすることによって低電圧振幅の 入力信号inlがサンプリングされる。続いて、このサ ンプリングされた信号inlは、キャパシタ203で入 力信号in2と比較されながらレベルシフトされ、最終 的にラッチバルスLTに応答してスイッチ205がオン することによってインバータ206,207からなるラ 50 スタQp11からなるCMOSインバータ11と、各々

ッチ回路でラッチされる。

【0009】このように、他の従来例に係るサンプリン グラッチ回路では、キャバシタ203により信号in1 の直流レベルをシフトさせていることから、閾値Vth が高いTFTを用いて構成された回路であっても動作し やすくなるため、安定したサンプリング&ラッチ動作を 実現できるのである。しかしながらその反面、リセット 時に直流電流を流す必要があるため低消費電力化が困難 であり、また回路動作に必要なパルスの種類が多く、か 10 つタイミング制御が難しいため制御回路の構成が複雑に なり、したがって小面積化も難しい。

【0010】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、TFTのような閾値 Vthの大きなデバイスにも適用でき、かつ小面積化お よび低消費電力化を同時に満足できるサンプリングラッ チ回路およびこれを搭載した液晶表示装置を提供するこ とにある。

[0011]

【課題を解決するための手段】本発明によるサンプリン グラッチ回路は、比較器構成のCMOSラッチセルを基 本構成とし、このCMOSラッチセルの2つの入力部と 2つの入力信号源との間にそれぞれ接続された第1のス イッチと、CMOSラッチセルの電源側と電源ラインと の間に接続された第2のスイッチと、第1のスイッチと 第2のスイッチとを相補的にスイッチング制御する制御 手段とを備えた構成となっている。

【0012】本発明による液晶表示装置は、走査系を含 む駆動回路を画素部と同一基板上に一体形成してなる駆 動回路一体型液晶表示装置であって、走査系の構成回路 の一つを、上記構成のサンプリングラッチ回路を用いて 構成している。

【0013】上記構成のサンブリングラッチ回路および これを搭載した液晶表示装置において、第1のスイッチ がオン(閉)することで、2つの入力信号のサンプリン グが行われる。このサンプリング期間では第2のスイッ チがオフ (開) 状態にあり、したがってCMOSラッチ セルは電源から切り離される。そして、サンプリング期 間が終了し、第2のスイッチがオン状態となり、CMO Sラッチセルに電源が供給された瞬間には、小電圧振幅 の入力信号が電源電圧の振幅の信号としてラッチされ る。

[0014]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しつつ詳細に説明する。

【0015】図1は、本発明の第1実施形態に係るサン ブリングラッチ回路の構成の一例を示す回路図である。 との第1実施形態に係るサンプリングラッチ回路は、各 々のゲートおよびドレインがそれぞれ共通に接続された NMOSトランジスタQn 11およびPMOSトランジ

のゲートおよびドレインがそれぞれ共通に接続されたNMOSトランジスタQn12およびPMOSトランジスタQp12からなるCMOSインバータ12とが、電源電圧VDDの電源ライン17とグランドとの間に互いに並列に接続されてなる比較器構成のCMOSラッチセル10を基本構成としている。

【0016】 このCMOSラッチセル10において、CMOSインバータ11の入力端、即ちMOSトランジスタQn11、Qp11のゲート共通接続点と、CMOSインバータ12の出力端、即ちMOSトランジスタQn 1012、Qp12のドレイン共通接続点とが接続され、さらにCMOSインバータ12の入力端、即ちMOSトランジスタQn12、Qp12のゲート共通接続点とCMOSインバータ11の出力端、即ちMOSトランジスタQn11、Qp11のドレイン共通接続点とが接続されている。

【0017】また、CMOSインバータ11の入力端と第1回路入力端子13との間にスイッチ15が、CMOSインバータ12の入力端と第2回路入力端子14との間にスイッチ16がそれぞれ接続されている。さらに、CMOSラッチセル10の電源側、即ちノードAと電源ライン17との間にも、スイッチ18が接続されている。スイッチ15、16はサンプリング端子19から入力されるサンプリングバルスSPによって直接スイッチング制御され、スイッチ18はインバータ20を経たサンプリングパルスSPの反転バルスによってスイッチング制御される。また、CMOSインバータ12の入力端であるノード②と第1回路出力端子21との間にインバータ23が、CMOSインバータ11の入力端であるノード①と第2回路出力端子22との間にインバータ24がそれぞれ接続されている。

【0018】上記構成の第1実施形態に係るサンプリングラッチ回路において、第1回路入力端子13には例えば3V程度の振幅Vpの信号in1が入力され、第2回路入力端子14には0V以上Vp以下の電圧範囲内の任意の直流電圧(基準電圧Vref)が信号in2として入力されるものとする。

【0019】 ここで、図2のタイミングチャートを用いて回路動作を説明するに、サンプリング端子19からアクティブ "H"のサンプリングパルスSPが入力されると、スイッチ15、16がオン(閉)状態となり、これにより入力信号in1、in2は、CMOSラッチセル10のノードの、②に伝達される。このとき同時に、サンプリングパルスSPの反転パルスによってスイッチ18がオフ(開)状態となるため、CMOSラッチセル10の電源側(ノードA)が電源ライン17と切り離される。

【0020】次に、サンブリングバルスSPが消滅する 要はなく、図3のタイミングチャートに示すように、入と、CMOSラッチセル10のノードの、②が第1、第 力信号inlの反転信号を、その判別の基準信号として2回路入力端子13、14と分断され、同時にCMOS 50 用いるようにすることも可能である。この場合には、0

ラッチセル10の電源側が電源ライン17に接続される。との瞬間のノードの、②の電圧に応じた比較処理が CMOSラッチセル10によって行われ、かつラッチ動 作が始まる。最終的に、ノードのはサンプリングパルス SPの消滅した瞬間の入力信号in1の極性にしたがっ て電源電圧VDDもしくは0Vにラッチされることにな る。とのときノード②には、その逆極性の電圧がラッチ される

【0021】以上の回路動作により、振幅Vpが例えば 3V程度の入力信号in1のデータが、サンプリングパルスSPに同期してサンプリングされ、かつノードのに 電源電圧VDDの振幅のデータとしてラッチされる。 そして、ノードののラッチデータは、インバータ23で反転されて第1回路出力端子21から出力信号outとして導出され、ノードののラッチデータは、インバータ24で反転されて第2回路出力端子22から出力信号outの反転信号×outとして導出される。

【0022】上述したように、比較器構成のCMOSラッチセル10を基本構成とし、このCMOSラッチセル10の2つの入力部(ノードの、②)と、2つの入力信号源(第1、第2回路入力端子13、14)との間にそれぞれスイッチ15、16を接続するとともに、CMOSラッチセル10の電源側(ノードA)と電源ライン17との間にもスイッチ18を接続し、スイッチ15、16とスイッチ15、16とスイッチ18とを相補的にスイッチング制御するようにしたことにより、スイッチ15、16による入力信号in1、in2のサンプリング期間にはCMOSラッチセル10に電流が流れず、したがって動作時に流れる直流電流は極めて僅かであるため、本サンプリングラッチ回路での消費電力を低減できることになる。

【0023】また、サンブリング期間が終了し、CMO Sラッチセル10にスイッチ18を通して電源電圧VD Dが供給された瞬間には、振幅Vpが例えば3V程度の入力信号in1のデータが電源電圧VDDの振幅のデータとしてラッチされることになるため、TFTのような関値Vthの大きなデバイスを用いて構成した回路の場合であっても、安定したサンブリング&ラッチ動作を実現できる。しかも、CMOSラッチセル10の基本回路に対してスイッチ15、16、18等を付加するだけで構成できるため、非常の少ない素子数にて小面積でレベルシフト機能を持つサンブリングラッチ回路を実現できることになる。

【0024】なお、本実施形態に係るサンプリングラッチ回路においては、入力信号in2として、0≦Vref≦Vpの範囲の直流電圧(基準電圧)Vrefを入力するとしたが、入力信号in1の論理を判別することができれば良い訳であるから、必ずしも直流電圧である必要はなく、図3のタイミングチャートに示すように、入力信号in1の反転信号を、その判別の基準信号として田いるようにすることも可能である。この場合には、0

≦Vref≦Vpの範囲の直流電圧を基準電圧とする場 合よりも、入力信号inlの論理判別のマージンを大き くとれる利点がある。

【0025】また、図1の回路例では、非反転と反転の 2つの出力信号out, xoutを導出する構成となっ ているが、いずれか一方の出力信号のみを導出する構成 であっても良い。との場合には、2つのインバータ2 3,24のうちの一方が不要になる。

【0026】図4は、第1実施形態に係るレベルシフト 回路の変形例を示す回路図であり、図中、図1と同等部 10 分には同一符号を付して示している。この変形例に係る レベルシフト回路では、図1の信号入力側のスイッチ1 5, 16としてNMOSトランジスタQnl3, Qnl 4を用いるとともに、電源側のスイッチ18としてPM OSトランジスタQp13を用い、これらトランジスタ の各ゲートに対してサンプリングパルスSPを直接印加 するようにした構成となっている。

【0027】 このように、スイッチ15, 16, 18を トランジスタで実現した場合にも、その回路の動作は図 1の回路の場合と同じである。また、タイミング例につ 20 いても図2および図3と同じである。なお、本変形例で は、スイッチ15, 16をNMOS、スイッチ18をP MOSで実現しているが、サンプリングパルスSPがア クティブ"L"の場合には、その極性は逆になることは 明らかである。

【0028】図5は、本発明の第2実施形態に係るサン プリングラッチ回路の構成の一例を示す回路図である。 この第2実施形態に係るサンプリングラッチ回路は、各 々のゲートおよびドレインがそれぞれ共通に接続された NMOSトランジスタQn31およびPMOSトランジ 30 スタQp31からなるCMOSインバータ31と、各々 のゲートおよびドレインがそれぞれ共通に接続されたN MOSトランジスタQn32およびPMOSトランジス タQp32からなるCMOSインバータ32とが、電源 ライン37とグランドとの間に互いに並列に接続されて なる比較器構成のCMOSラッチセル30を基本構成と している。

【0029】このCMOSラッチセル30において、C MOSインバータ31の入力端、即ちMOSトランジス インバータ32の出力端、即ちMOSトランジスタQn 32、Qp32のドレイン共通接続点とが接続され、さ ちにCMOSインバータ32の入力端、即ちMOSトラ ンジスタQn32, Qp32のゲート共通接続点とCM OSインバータ31の出力端、即ちMOSトランジスタ Qn31,Qp31のドレイン共通接続点とが接続され

【0030】また、CMOSインバータ31の入力端と 第1回路入力端子33との間にスイッチ35が、CMO Sインバータ32の入力端と第2回路入力端子34との 50 3V程度の入力信号inlのデータが、サンプリングバ

間にスイッチ36がそれぞれ接続されている。さらに、 CMOSラッチセル30の電源側、即ちノードAと電源 ライン37との間にも、スイッチ38が接続されてい る。スイッチ35、36はサンプリング端子39から入 力されるサンプリングパルスSPによって直接スイッチ ング制御され、スイッチ38はインバータ40を経たサ ンプリングパルスSPの反転パルスによってスイッチン グ制御される。

【0031】また、CMOSインバータ32の入力端で あるノード②と第1回路出力端子41との間にインバー タ43が、CMOSインバータ31の入力端であるノー ド**②**と第2回路出力端子42との間にインバータ44が それぞれ接続されている。インバータ43は、各ゲート およびドレインがそれぞれ共通に接続され、かつノート Aとグランドとの間に接続されたP、NMOSトランジ スタQp33、Qn33からなるCMOSインバータ構 成となっている。インバータ44も同様に、各ゲートお よびドレインがそれぞれ共通に接続され、かつノートA とグランドとの間に接続されたP、NMOSトランジス タQp34、Qn34からなるCMOSインバータ構成 となっている。

【0032】上記構成の第2実施形態に係るサンプリン グラッチ回路において、第1回路入力端子33には例え ぱ3 V程度の振幅Vpの信号inlが入力され、第2回 路入力端子34には0V以上Vp以下の範囲内の任意の 直流電圧が信号in2として入力されるものとする。と の第2実施形態に係るサンプリングラッチ回路の回路動 作は、第1実施形態に係るサンプリングラッチ回路のそ れと基本的に同じである。

【0033】すなわち、サンプリング端子39からアク ティブ "H" のサンプリングパルスSPが入力される と、スイッチ35,36がオン(閉)状態となり、これ により入力信号in1, in2は、CMOSラッチセル 30のノードの、②に伝達される。このとき同時に、サ ンプリングパルスSPの反転パルスによってスイッチ3 8がオフ (開) 状態となるため、CMOSラッチセル3 0の電源側が電源ライン37と切り離される。

【0034】次に、サンプリングパルスSPが消滅する と、CMOSラッチセル30のノードの、②が第1、第 タQn31,Qp31のゲート共通接続点と、CMOS 40 2回路入力端子33,34と分断され、同時にCMOS ラッチセル30の電源側が電源ライン37に接続され る。この瞬間のノードの、2の電圧に応じた比較処理が CMOSラッチセル30によって行われ、かつラッチ動 作が始まる。最終的に、ノードのはサンプリングパルス SPの消滅した瞬間の入力信号 i n 1 の極性にしたがっ て電源電圧VDDもしくは0Vにラッチされることにな る。このときノード②には、その逆極性の電圧がラッチ される。

【0035】以上の回路動作により、振幅Vpが例えば

ルスSPに同期してサンプリングされ、かつノードのに 電源電圧VDDの振幅のデータとしてラッチされる。そ して、ノードロのラッチデータは、インバータ43で反 転されて第1回路出力端子41から出力信号outとし て導出され、ノード〇のラッチデータは、インバータ4 4で反転されて第2回路出力端子42から出力信号 o u tの反転信号xoutとして導出される。

【0036】この第2実施形態に係るサンプリングラッ チ回路の構成によれば、先述した第1実施形態に係るサ ンプリングラッチ回路による作用効果に加えて、CMO 10 Sインバータ43、44に対する電源供給についてもC MOSラッチセル30と同様にスイッチング制御するよ うにしたことにより、CMOSインパータ43、44に 流れる不要な電流を削減できるため、本サンプリングラ ッチ回路での消費電力をさらに低減できることになる。 【0037】なお、第2実施形態に係るサンプリングラ ッチ回路の場合にも、図4に示した第1実施形態の変形 例の場合のように、スイッチ35,36,38をトラン ジスタで実現可能であり、また入力信号in2として入 カ信号in1の反転信号を用いたり、非反転と反転の2 20 つの出力信号out、xoutのうちのいずれか一方の みを導出する構成とすることも可能である。

【0038】以上説明した本発明の第1, 第2実施形態 に係るサンプリングラッチ回路は、例えば、各画素のス イッチング素子としてポリシリコンTFTが2次元マト リクス状に配置されたガラス基板上に、デジタルインタ ーフェース駆動回路をポリシリコンTFTで画素部と一 体形成してなるいわゆる駆動回路一体型液晶表示装置に おいて、その水平駆動系のサンプリング&第1ラッチ回 路として用いられる。図6に、駆動回路一体型液晶表示 30 装置の構成の一例を示す。

【0039】図6において、画素が2次元マトリクス状 に配置されてなる有効画素領域41の例えば上側に水平 駆動系42が配され、また例えば左側に垂直駆動系43 が配され、ポリシリコンTFTで有効画素領域41と共 にガラス基板上に一体形成された構成となっている。水 平駆動系42は、水平シフトレジスタ421、サンプリ ング&第1ラッチ回路422、第2ラッチ回路423お よびDA (デジタルアナログ) コンバータ424によっ て構成されている。垂直駆動系43は、シフトレジスタ 40 を含む垂直ドライバ431によって構成されている。

【0040】水平駆動系42において、水平シフトレジ スタ421には、水平転送パルスとして水平スタートパ ルスHSTおよび水平クロックパルスHCKが与えられ る。すると、水平シフトレジスタ421は、水平スター トパルスHSTに応答して水平クロックパルスHCKの 周期で各段から順次シフトパルスを出力することによっ て水平走査を行う。サンプリング&第1ラッチ回路42 2は、水平シフトレジスタ421から出力されるシフト パルスに応答してデジタルデータを順次サンプリング

10

し、さらにサンプリングしたデータを有効画素領域41 の各コラム線ごとにラッチする。

【0041】第2ラッチ回路423は、サンプリング& 第1ラッチ回路422でラッチされたコラム線に対応す るラッチデータを、1H(Hは水平走査期間)周期で与 えられるラッチ信号に応答して1HCとに再ラッチす る。DAコンバータ424は、第2ラッチ回路423に 再ラッチされたデジタルデータを各コラム線でとにアナ ログ信号に変換し、このアナログ信号を対応するコラム 線に供給する。

【0042】上記構成の駆動回路一体型液晶表示装置に おいて、水平駆動系42のサンプリング&第1ラッチ回 路422として、本発明の第1,第2実施形態に係るサ ンプリングラッチ回路が用いられるのである。このよう に、小面積で実現でき、低消費電力のサンプリングラッ チ回路を搭載することにより、当該サンプリングラッチ 回路を含む水平駆動系42や垂直駆動系43などの駆動 回路を、有効画素領域41と同一基板上に作成する際 に、当該駆動回路を配する有効画素領域41の周辺領域 (額縁)を狭くできるとともに、低消費電力の駆動回路 一体型液晶表示装置を実現できることになる。

【0043】また、このサンプリングラッチ回路は、先 述したことから明らかなように、閾値Vthが大きいデ バイス、例えばTFTを用いた回路であっても、安定し たサンプリング&ラッチ動作を実現できるため、デジタ ルインターフェース駆動回路をポリシリコンTF Tで有 効画素領域41と一体形成した駆動回路一体型液晶表示 装置において、その水平駆動系42のサンブリング&第 1ラッチ422として用いて有用なものとなる。以下 に、その適用の具体例について説明する。

【0044】図7は、その具体例を示すブロック図であ り、例えば3ビットのデジタルデータb0, b1, b2 を入力とする場合の例を示す。同図から明らかなよう に、デジタルデータb0, b1, b2の各ピットごとに サンプリングラッチ回路422-1, 422-2, 422-3 が設けられている。これらサンプリングラッチ回路42 2-1, 422-2, 422-3には、入力信号inlとして デジタルデータb0、b1、b2の各ビットデータが入 力され、入力信号 i n 2 として基準電圧(直流電圧) V refが各回路に共通に入力される。そして、水平シフ トレジスタ421から出力されるサンプリングパルスS Pにしたがって、低電圧振幅のデータ信号b0, b1, b2のサンプリングを行うようになっている。

【0045】 このサンプリングラッチ回路422-1、4 22-2, 422-3の各々において、サンプリングされた 信号は、TFT回路に必要な高電圧振幅の信号にレベル シフトされかつラッチされる。そして、このラッチされ た高電圧振幅の信号は、サンプリングラッチ回路422 -1, 422-2, 422-3と同様にデジタルデータの各ビ 50 ットでとに設けられた第2ラッチ回路423-1, 423

-2, 423-3により線順次処理され、DAコンバータ4 24を通して有効画素領域41の対応するコラム線に出

【0046】 ことで、サンプリングラッチ回路422-1. 422-2, 422-3は非常に小面積の中に納め得る ことが要求される。1つのサンプリングラッチユニット に割り当てられる水平方向の長さは、図6に示す駆動回 路一体型液晶表示装置の構成では、ドットピッチ/ビッ ト数となり、極めて短い。したがって、この条件を満足 できるサンプリングラッチ回路422-1, 422-2, 4 10 とにより、非常に少ない素子数で構成できるとともに、 22-3として、小面積で実現できる本発明に係るサンプ リングラッチ回路が非常に有効なものとなる。

【0047】なお、図7の回路例では、入力信号in2 として基準電圧(直流電圧) Vrefを各回路に共通に 入力する構成となっているが、第1実施形態に係るサン プリングラッチ回路においても説明したように、図8に 示すように、各サンプリングラッチ回路422-1,42 2-2, 422-3ごとに、データ信号 b0, b1, b2の 反転信号xbO, xbl, xb2を入力することも可能

【0048】図9は、図8の変形例を示すブロック図で あり、図中、図8と同等部分には同一符号を付して示し ている。この変形例では、各サンプリングラッチ回路4 22-1, 422-2, 422-3の電源側のスイッチ (図1 のスイッチ18、図5のスイッチ38に相当)を各回路 422-1, 422-2, 422-3間で共用し、このスイッ チを例えばPMOSトランジスタQp41で実現した構 成となっている。

【0049】上記の構成によれば、デジタルデータが例 えば3ビットの場合には、電源側のスイッチを2個削減 30 できることになるため、さらなる小面積化が可能とな る。また、図7の回路例の場合と同様に、反転信号xb 0, x b 1, x b 2 に代えて、直流電圧の基準電圧V r efを各サンプリングラッチ回路422-1,422-2, 422-3に共通の入力信号 i n 2 としても良い。

【0050】なお、本例では、本発明に係るサンプリン グラッチ回路を、駆動回路一体型液晶表示装置における 水平駆動系のサンプリング&第1ラッチ回路422に適 用した場合を例にとって説明したが、これに限られるも た回路、またTFTに限らず閾値Vthの大きなデバイ スを用いた回路全般に対して適用可能である。

[0051]

【発明の効果】以上説明したように、本発明によれば、 比較器構成のCMOSラッチセルを基本構成とし、この CMOSラッチセルの2つの入力部と、2つの入力信号 源との間にそれぞれ第1のスイッチを接続するととも に、CMOSラッチセルの電源側と電源ラインとの間に も第2のスイッチを接続し、第1のスイッチと第2のス イッチとを相補的にスイッチング制御するようにしたこ 第1のスイッチによるサンプリング期間にはCMOSラ ッチセルに電流が流れないため、閾値Vthが大きいデ バイスを用いた場合であっても、小面積、低消費電力に て安定したサンプリング&ラッチ動作を実現できること になる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るサンプリングホー ルド回路の構成の一例を示す回路図である。

【図2】第1実施形態に係るサンプリングホールド回路 の回路動作を説明するためのタイミングチャートであ 20 る。

【図3】入力信号 i n 1の反転信号を入力信号 i n 2 と した場合のタイミングチャートである。

【図4】第1実施形態の変形例を示す回路図である。

【図5】本発明の第2実施形態に係るサンプリングホー ルド回路の構成の一例を示す回路図である。

【図6】本発明に係る駆動回路一体型液晶表示装置の構 成の―例を示すブロック図である。

【図7】水平駆動系のサンプリング&第1ラッチ回路に 適用した場合の具体例を示すブロック図である。

【図8】デジタルデータの反転データを入力信号 i n 2 とした場合の構成を示すブロック図である。


【図9】図8の変形例を示すブロック図である。

【図10】従来例を示す回路図である。


【図11】他の従来例を示す回路図である。

【符号の説明】


10, 30…CMOSラッチセル、11, 12, 31, 32…CMOSインバータ、15, 16, 18, 35, 36, 38…スイッチ、23, 24, 43, 44…イン のではなく、シリコン基板上に形成されたTFTを用い 40 バータ、41…有効画素領域、42…水平駆動系、43…垂直駆動系、422…サンプリング&第1ラッチ回路




【図7】




【図9】




【図8】



【図10】



【図11】



フロントページの続き

Fターム(参考) 5C006 AA16 AF53 AF64 AF83 BB16

BC06 BC12 BC20 BF03 BF04

BF11 BF14 BF27 BF32 BF33

BF34 EB05 FA41 FA47 FA56

5C080 AA10 BB05 DD22 DD26 EE29

FF11 JJ02 JJ03 JJ04